summaryrefslogtreecommitdiff
path: root/2004/n/fpga/doc/dcd/ovcam/ovcam2.fig
blob: beb374d39f6e7c9e2d94f92c62060f3e2e6faebe (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
#FIG 3.2
Portrait
Flush left
Metric
A4      
100.00
Single
-2
1200 2
0 32 #636163
0 33 #cecbce
0 34 #cecbce
0 35 #6b6d6b
# Right brace
6 8370 2206 8910 9405
3 4 0 1 0 7 50 0 -1 0.000 0 0 0 7
	 8370 9405 8640 9405 8640 5806 8910 5806 8640 5806 8640 2206
	 8370 2206
	 0.000 1.000 1.000 0.000 1.000 1.000 0.000
-6
2 2 0 1 0 7 50 0 -1 4.000 0 0 7 0 0 5
	 1425 1200 3325 1200 3325 2138 1425 2138 1425 1200
2 2 0 1 0 7 50 0 -1 4.000 0 0 7 0 0 5
	 1438 2375 3313 2375 3313 3313 1438 3313 1438 2375
2 2 0 1 0 7 50 0 -1 4.000 0 0 7 0 0 5
	 6637 4013 8287 4013 8287 6151 6637 6151 6637 4013
2 2 0 1 0 7 50 0 -1 4.000 0 0 7 0 0 5
	 6625 1400 8275 1400 8275 3538 6625 3538 6625 1400
2 2 0 1 0 7 50 0 -1 4.000 0 0 7 0 0 5
	 1438 4025 4025 4025 4025 6375 1438 6375 1438 4025
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 3338 1888 6613 1888
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 5450 1913 5450 4725 6638 4725
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 3313 2825 6638 2825
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 1
	 5200 2838
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 5200 2813 5200 5175 6638 5175
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 238 1425 1425 1425
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 250 4263 1438 4263 1425 4275
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 238 4725 1425 4725
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 225 5200 1438 5200 1413 5200
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 1886 4013 1886 3322 1894 3322
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 2833 3330 2833 4013 2833 4028
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 5
	 1545 4005 1545 3648 1094 3648 1094 2010 1413 2010
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 248 2833 1428 2833 1335 2724
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1420 2833 1343 2934
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1420 1420 1343 1327
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1420 1428 1358 1521
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1413 1878 1343 1762
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1413 1894 1343 1948
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1428 4253 1312 4145
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1428 4261 1319 4346
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1420 4727 1343 4626
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1413 4735 1327 4789
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 2
	 1428 5192 1327 5076
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
	0 0 1.00 60.00 120.00
	 4050 4365 6615 3105
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
	0 0 1.00 60.00 120.00
	 4050 5580 6615 5580
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
	0 0 1.00 60.00 120.00
	 315 5805 1395 5805
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
	0 0 1.00 60.00 120.00
	 2430 6390 2430 9900 4320 9900
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
	 3015 6615 7830 6615 7830 8865 3015 8865 3015 6615
2 1 0 1 0 7 50 0 -1 4.000 0 0 0 0 0 3
	 250 1845 1438 1845 1425 1845
2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
	0 0 1.00 60.00 120.00
	 1620 765 1620 1215
2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
	0 0 1.00 60.00 120.00
	 765 2475 1440 2475
2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 1 0 2
	0 0 1.00 60.00 120.00
	 630 6165 1440 6165
2 1 0 1 0 7 50 0 -1 0.000 0 0 -1 0 0 3
	 1440 5220 1260 5355 1260 5400
4 0 0 50 -1 0 12 0.0000 4 135 1110 1575 1440 Convertisseur \001
4 0 0 50 -1 0 12 0.0000 4 135 1125 1575 1665 8bits to 16 bits\001
4 0 0 50 -1 0 12 0.0000 4 180 735 450 1305 Pclk_cam\001
4 0 0 50 -1 0 12 0.0000 4 180 1110 1800 2745 compteur 1024\001
4 0 0 50 -1 0 12 0.0000 4 180 780 3915 1800 data[15-0]\001
4 0 0 50 -1 0 12 0.0000 4 180 690 4230 2745 addr[9-0]\001
4 0 0 50 -1 0 12 0.0000 4 135 480 6885 1935 Bank0\001
4 0 0 50 -1 0 12 0.0000 4 135 660 6885 2385 DPRAM\001
4 0 0 50 -1 0 12 0.0000 4 135 630 6885 2610 1024x16\001
4 0 0 50 -1 0 12 0.0000 4 135 870 1890 4320 sequenceur\001
4 0 0 50 -1 0 12 0.0000 4 135 480 6975 4320 Bank1\001
4 0 0 50 -1 0 12 0.0000 4 135 660 6975 4770 DPRAM\001
4 0 0 50 -1 0 12 0.0000 4 135 630 6975 4995 1024x16\001
4 0 0 50 -1 0 12 0.0000 4 180 750 4410 5490 En_bank1\001
4 0 0 50 -1 0 12 0.0000 4 180 600 1890 3510 enb_cpt\001
4 0 0 50 -1 0 12 0.0000 4 135 390 2880 3780 carry\001
4 0 0 50 -1 0 12 0.0000 4 180 735 405 4185 Pclk_cam\001
4 0 0 50 -1 0 12 0.0000 4 180 750 405 4590 Href_cam\001
4 0 0 50 -1 0 12 0.0000 4 180 900 405 5130 Vsync_cam\001
4 0 0 50 -1 0 12 0.0000 4 180 1530 3105 6840 Registre de controle\001
4 0 0 50 -1 0 12 0.0000 4 180 2175 3105 7290 BK : bit indique le bank \340 lire\001
4 0 0 50 -1 0 12 0.0000 4 180 3525 3105 7515 INT : indique qu'il y a un bank \340 lire. bit est \340 1 \001
4 0 0 50 -1 0 12 0.0000 4 180 3225 3105 7740           lorsque la ligne d'interruption est \340 1.\001
4 0 0 50 -1 0 12 0.0000 4 180 3555 3105 7965 ERR : indique qu'il y a eu ecrasement d'un bank\001
4 0 0 50 -1 0 12 0.0000 4 180 3090 3105 8190 RST : permet de faire un reset du system\001
4 0 0 50 -1 0 12 0.0000 4 180 4620 3105 8415 RDB : doit etre mis \340 1  avant de lire un bank. Le sequenceur \001
4 0 0 50 -1 0 12 0.0000 4 180 4470 3105 8640            utilisera ce signal pour baisser la ligne d'interruption.\001
4 0 0 50 -1 0 12 0.0000 4 180 885 2610 9810 Interruption\001
4 0 0 50 -1 0 12 0.0000 4 135 360 8865 4680 BUS\001
4 0 0 50 -1 0 12 0.0000 4 135 300 8865 5130 ISA\001
4 0 0 50 -1 0 12 0.0000 4 180 2010 4545 9900 Gestionnaire d'interruption\001
4 0 0 50 -1 0 12 0.0000 4 180 1095 180 1800 data_cam[7-0]\001
4 0 0 50 -1 0 12 0.4363 4 180 720 4320 4140 en_bank0\001
4 0 0 50 -1 0 12 0.0000 4 180 660 450 5760 Chip_clk\001
4 0 0 50 -1 0 12 0.0000 4 180 735 315 2790 Pclk_cam\001
4 0 0 50 0 0 12 0.0000 4 135 270 1665 900 Rst\001
4 0 0 50 0 0 12 0.0000 4 135 270 720 2430 Rst\001