summaryrefslogtreecommitdiff
path: root/2004/n/fpga/src/portserie
AgeCommit message (Collapse)Author
2004-04-17Intgration du tx dans le fpgaprot
Le behav marche, mais pas en post-translate
2004-04-03Modif aprs cration du top fpga.vhdprot
2004-03-15menageprot
2004-03-15menage anciensprot
2004-03-15Le clock gen qui gère maintenant les 4 baudratesprot
2004-03-14Les différentes fifosprot
2004-03-14Le port série tx qui marcheprot
2004-03-14sert à rien çui-làprot
2004-03-14Ajout de la première version qui marche du rxserieprot
2004-03-14Ménageprot
2004-03-14Port série de Bob Villedieuprot
2004-03-09?prot
2004-03-01Modif du txserie pour adaptiation a la fifo coregenprot
// // // // a l'UART efrei
2004-02-28MAJ avec elixprot
2004-02-26On avance on avance...prot
2004-02-25fifo comportementaleprot
2004-02-25.prot
2004-02-24MAJ phase 1prot
2004-02-24Testbench ajoutéprot
2004-02-24Workspaceprot
2004-02-24On repasse en std_logic...prot
Snif
2004-02-24.prot
2004-02-24Les workspaces de sonataprot
2004-02-24Conversions de type unsigned<->std_logic_vectorprot
C'est chiant !
2004-02-24cration de la fifoprot
2004-02-24*** empty log message ***prot
2004-02-24 .prot
2004-02-23ajout des fichiers vhdprot
2004-02-23Le registre marche, mais avec 1 seul process d'où quelques bugs très ↵prot
légers et acceptables ( quand on écrit avec load et que le bus lit la donnée )
2004-02-23Ajout des fichiers vhdl des vacancesprot