summaryrefslogtreecommitdiff
path: root/2004/n/fpga/doc/dcd/interrupt/interrupt.tex
diff options
context:
space:
mode:
Diffstat (limited to '2004/n/fpga/doc/dcd/interrupt/interrupt.tex')
-rw-r--r--2004/n/fpga/doc/dcd/interrupt/interrupt.tex49
1 files changed, 49 insertions, 0 deletions
diff --git a/2004/n/fpga/doc/dcd/interrupt/interrupt.tex b/2004/n/fpga/doc/dcd/interrupt/interrupt.tex
index 320eeae..b7dc521 100644
--- a/2004/n/fpga/doc/dcd/interrupt/interrupt.tex
+++ b/2004/n/fpga/doc/dcd/interrupt/interrupt.tex
@@ -17,6 +17,8 @@ modules de la carte de prévenir l'ordinateur qu'ils ont des informations à
lui transmettre. On pourra voir la figure \ref{entity_interrupt} page
\pageref{entity_interrupt}.
+% TODO : modifier suivant qu'on insère la caméra ou pas.
+% enlever les clk et le rst, ar bloc que combinatoire.
\begin{figure}[htbp]
\caption{Entity du bloc de gestion des interruptions}
\begin{center}
@@ -48,3 +50,50 @@ masque. Les bits de ce masque signalent si un bloc a généré une interruption
ou non. En retour à chaque demande du PC, le gestionnaire placera sur le bus de
données le masque correspondant.
+
+
+% Ici, on détail l'intérieur du bloc
+\subsection{Architecture physique}
+
+% Pipo
+Voici donc une explication du fonctionnement de ce gestionnaire. On remarquera
+que ce bloc est crucial, car la perte d'une interruption peut résulter en une
+perte de temps, voir s'avérer désastreuse pour le robot. Il est donc
+nécessaire de prendre les plus grandes précautions lors de sa réalisation. On
+pourra consulter l'architecture physique sur la figure \ref{archi_interrupt}
+page \pageref{archi_interrupt}. Pour le séquenceur, son graphcet est illustré
+figure \ref{graphcet_interrupt} page \pageref{graphcet_interrupt}.
+
+\begin{figure}[htbp]
+\caption{Architecture physique du bloc de gestion des interruptions}
+\begin{center}
+%\scalebox{0.7}{\includegraphics {./interrupt/images/archi_phy.pdf}}
+\includegraphics[width=\textwidth]{./interrupt/images/archi_phy.pdf}
+\end{center}
+\label{archi_interrupt}
+\end{figure}
+
+%
+Lorsqu'un bloc génère une interruption, celle-ci arrive sur le gestionnaire
+d'interruption.
+
+% Fonctionnement du bloc d'interface ISA
+Lorsque ce signal arrive, le séquenceur prévient le \textbf{module
+d'interfaçage} avec le bus ISA. Ce module, qui jusqu'à présent avait ses
+sorties à l'état haut, recopie alors sur en sorties (sur le bus ISA) ses
+entrées. On attend alors plus que l'\textit{acquittement} de l'ordinateur pour
+recommencer le cycle.
+
+
+
+
+
+
+\subsection{Décomposition RTL}
+
+% Ici, détailler chaque petit bloc et mettre le code VHDL correspondant.
+
+\subsection{Simulation}
+
+% mettre aussi peut-être les tests unitaires de chaque bloc ?
+