From d65924700fc71bc056344f1f0c77d3a88279f8f8 Mon Sep 17 00:00:00 2001 From: galmes Date: Mon, 19 Apr 2004 18:10:04 +0000 Subject: interrupt : ajout des résultats de la synthèse logique. gpio : modification du fichier de synthèse logique. --- 2004/n/fpga/doc/dcd/gpio/res_gpio.syr | 48 ++++++++++++++++++------- 2004/n/fpga/doc/dcd/interrupt/interrupt.tex | 25 ++++++------- 2004/n/fpga/doc/dcd/interrupt/res_interrupt.syr | 42 ++++++++++++++++++++++ 3 files changed, 88 insertions(+), 27 deletions(-) create mode 100644 2004/n/fpga/doc/dcd/interrupt/res_interrupt.syr (limited to '2004/n') diff --git a/2004/n/fpga/doc/dcd/gpio/res_gpio.syr b/2004/n/fpga/doc/dcd/gpio/res_gpio.syr index e7264a8..d6b9c56 100644 --- a/2004/n/fpga/doc/dcd/gpio/res_gpio.syr +++ b/2004/n/fpga/doc/dcd/gpio/res_gpio.syr @@ -6,23 +6,45 @@ Output File Name : gpio Target Device : xc2s200-6-pq208 -================================================================= -* HDL Synthesis Report * -================================================================= - -Macro Statistics -# Registers : 8 - 8-bit register : 6 - 1-bit register : 2 -# Tristates : 17 - 1-bit tristate buffer : 8 - 8-bit tristate buffer : 9 - - ================================================================ * Final Report * ================================================================ +Design Statistics +# IOs : 26 + +Macro Statistics : +# Registers : 6 +# 1-bit register : 2 +# 8-bit register : 4 +# Tristates : 17 +# 1-bit tristate buffer : 8 +# 8-bit tristate buffer : 9 + +Cell Usage : +# BELS : 77 +# LUT1 : 9 +# LUT2 : 20 +# LUT3 : 38 +# LUT4 : 7 +# LUT4_L : 2 +# VCC : 1 +# FlipFlops/Latches : 58 +# FDCE : 42 +# FDCP : 16 +# Tri-States : 40 +# BUFT : 40 +# Clock Buffers : 2 +# BUFGP : 2 +# IO Buffers : 24 +# IBUF : 7 +# IOBUF : 16 +# OBUF : 1 +================================================================ + +Device utilization summary: +--------------------------- + Selected Device : 2s200pq208-6 Number of Slices: 45 out of 2352 1% diff --git a/2004/n/fpga/doc/dcd/interrupt/interrupt.tex b/2004/n/fpga/doc/dcd/interrupt/interrupt.tex index efc51e7..fe63820 100644 --- a/2004/n/fpga/doc/dcd/interrupt/interrupt.tex +++ b/2004/n/fpga/doc/dcd/interrupt/interrupt.tex @@ -147,32 +147,29 @@ annexe~\ref{sec:interrupt} page~\pageref{sec:interrupt}. Ci dessous sont présentées un résumé des informations fournies suite à la synthèse logique du module. -%\lstinputlisting{./interrupt/res_interrupt.syr} +\lstinputlisting{./interrupt/res_interrupt.syr} On peut donc constater que les ressources qui seront utilisées par le module de gestion des interruptions sont faibles comparées aux capacités du FPGA -choisi, à savoir, un Spartan2 xc2s200 avec un boitier pq208. - -En effet, ce - -En effet, nous avons décidé d'avoir 5 modules gpio sur la carte, ce qui -représente 40 pins utilisées et 5\% des ressources en slices. Ces -caractéristiques nous conviennent parfaitement. - +choisi, à savoir, un Spartan2 xc2s200 avec un boitier pq208. +Ces caractéristiques nous conviennent parfaitement au vu des ressources +utilisées par les autres modules. \subsection{Simulation} -% mettre aussi peut-être les tests unitaires de chaque bloc ? +Les résultats de la simulation RTL de notre bloc de gestion des interruptions +sont sur la figure \ref{interrupt_route} page \pageref{interrupt_route}. On +pourra vérifier que celle-ci est bien conforme aux résultats escomptés. -% Commande sympas : convert -rotate -90 fichier.tiff fichier.pdf \begin{figure}[htbp] \begin{center} -%\includegraphics[height=\textheight,angle=90]{./gpio/sim/gpio_behav_sim_test.pdf} \includegraphics[height=\textheight]{./interrupt/sim/interrupt_route.pdf} -%\includegraphics[width=0.7\textwidth,angle=90]{./gpio/sim/gpio_behav_sim1.pdf} \end{center} \label{interrupt_route} \end{figure} - +Après cette synthèse, nous avons programmé une carte de test pour vérifier +qu'il n'y ai pas d'anomalie et nous avons pu constater que tout se déroulait +comme prévu ! Pour cela, nous avons utilisé les leds et switchs inclus sur la +carte de test. diff --git a/2004/n/fpga/doc/dcd/interrupt/res_interrupt.syr b/2004/n/fpga/doc/dcd/interrupt/res_interrupt.syr new file mode 100644 index 0000000..1b4161c --- /dev/null +++ b/2004/n/fpga/doc/dcd/interrupt/res_interrupt.syr @@ -0,0 +1,42 @@ +================================================================= +* Synthesis Options Summary * +================================================================= + + +Output File Name : interrupt +Target Device : xc2s200-6-pq208 + +================================================================ +* Final Report * +================================================================ + + +Design Statistics +# IOs : 36 + +Macro Statistics : +# Tristates : 3 +# 8-bit tristate buffer : 3 + +Cell Usage : +# BELS : 12 +# LUT1 : 3 +# LUT3 : 2 +# LUT4 : 7 +# Tri-States : 24 +# BUFT : 24 +# IO Buffers : 36 +# IBUF : 27 +# OBUF : 1 +# OBUFT : 8 +=============================================================== + +Device utilization summary: +--------------------------- + +Selected Device : 2s200pq208-6 + + Number of Slices: 7 out of 2352 0% + Number of 4 input LUTs: 12 out of 4704 0% + Number of bonded IOBs: 36 out of 144 25% + Number of TBUFs: 24 out of 2352 1% -- cgit v1.2.3