From 3471cf6fa2fba99bd0eff705b5529beda220d9cb Mon Sep 17 00:00:00 2001 From: galmes Date: Thu, 8 Apr 2004 19:23:36 +0000 Subject: interrupt : Attaqué la partie là ! Ajout de la dernière architecture physique! gpio : correction d'erreurs ?? --- 2004/n/fpga/doc/dcd/gpio/gpio.tex | 3 +- 2004/n/fpga/doc/dcd/interrupt/images/archi_phy.fig | 180 +++++++++++++++------ 2004/n/fpga/doc/dcd/interrupt/images/graphcet.fig | 141 ---------------- 2004/n/fpga/doc/dcd/interrupt/interrupt.tex | 49 ++++++ 2004/n/fpga/doc/dcd/pwm/pwm.tex | 27 ++-- 5 files changed, 193 insertions(+), 207 deletions(-) delete mode 100644 2004/n/fpga/doc/dcd/interrupt/images/graphcet.fig (limited to '2004/n/fpga/doc/dcd') diff --git a/2004/n/fpga/doc/dcd/gpio/gpio.tex b/2004/n/fpga/doc/dcd/gpio/gpio.tex index 10709c7..257d225 100644 --- a/2004/n/fpga/doc/dcd/gpio/gpio.tex +++ b/2004/n/fpga/doc/dcd/gpio/gpio.tex @@ -325,4 +325,5 @@ se trouve le listing correspondant \subsection{Les résultats de synthèse logique} -% Ici, +% Ici, parler au moins du nombre de CLB mangés, du pourcentage occupé par +% notre bloc. diff --git a/2004/n/fpga/doc/dcd/interrupt/images/archi_phy.fig b/2004/n/fpga/doc/dcd/interrupt/images/archi_phy.fig index 76268bc..7441a66 100644 --- a/2004/n/fpga/doc/dcd/interrupt/images/archi_phy.fig +++ b/2004/n/fpga/doc/dcd/interrupt/images/archi_phy.fig @@ -7,65 +7,143 @@ A4 Single -2 1200 2 -0 32 #e2e2ee -0 33 #94949a -0 34 #dbdbdb -0 35 #a1a1b7 -0 36 #9c0000 -0 37 #ededed -0 38 #e0e0e0 -0 39 #86acff -0 40 #7070ff -0 41 #c6b797 -0 42 #eff8ff -0 43 #dccba6 -0 44 #404040 -0 45 #808080 -0 46 #c0c0c0 -0 47 #8e8f8e -0 48 #aaaaaa -0 49 #555555 -0 50 #8e8e8e -0 51 #d7d7d7 -0 52 #aeaeae -0 53 #bebebe -0 54 #515151 -0 55 #e7e3e7 -0 56 #000049 -0 57 #797979 -0 58 #303430 -0 59 #414141 -0 60 #c7b696 -0 61 #414541 -0 62 #e7e7e7 -0 63 #717571 -6 2250 1575 4050 2700 +6 0 4500 6975 6300 +6 5175 4500 6975 5625 +6 5175 4725 6975 5400 +4 1 0 50 -1 0 12 0.0000 4 180 1425 6075 5175 Haute-imp\351dance\001 +4 1 0 50 -1 0 12 0.0000 4 150 390 6075 4950 Bloc\001 +-6 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 - 2250 1575 4050 1575 4050 2700 2250 2700 2250 1575 -4 1 0 50 -1 0 12 0.0000 4 150 720 3150 2025 Bascules\001 + 5175 4500 6975 4500 6975 5625 5175 5625 5175 4500 -6 -6 5400 1575 7200 2700 +6 2025 4500 3825 5625 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 - 5400 1575 7200 1575 7200 2700 5400 2700 5400 1575 -4 1 0 50 -1 0 12 0.0000 4 180 675 6300 2025 Registre\001 + 2025 4500 3825 4500 3825 5625 2025 5625 2025 4500 +4 1 0 50 -1 0 12 0.0000 4 135 375 2925 4950 OR8\001 +-6 +6 0 4725 5400 6300 +2 1 0 3 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 + 2 1 2.00 120.00 240.00 + 225 4950 2025 4950 +2 1 0 3 0 7 50 -1 -1 0.000 0 0 -1 1 0 5 + 2 1 2.00 120.00 240.00 + 1350 4950 1350 6075 4500 6075 4500 4950 5175 4950 +-6 -6 -6 8550 1575 10350 2700 -6 9000 1800 9900 2475 -4 1 0 50 -1 0 12 0.0000 4 165 885 9450 2025 Bloc haute\001 -4 1 0 50 -1 0 12 0.0000 4 180 885 9450 2280 imp\351dance\001 +6 0 8550 6975 10350 +6 5175 8550 6975 9675 +6 5175 8775 6975 9450 +4 1 0 50 -1 0 12 0.0000 4 180 1425 6075 9225 Haute-imp\351dance\001 +4 1 0 50 -1 0 12 0.0000 4 150 390 6075 9000 Bloc\001 +-6 +2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 + 5175 8550 6975 8550 6975 9675 5175 9675 5175 8550 -6 +6 2025 8550 3825 9675 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 - 8550 1575 10350 1575 10350 2700 8550 2700 8550 1575 + 2025 8550 3825 8550 3825 9675 2025 9675 2025 8550 +4 1 0 50 -1 0 12 0.0000 4 135 375 2925 9000 OR8\001 -6 -6 5400 -675 6750 675 -6 5625 -450 6525 450 -4 1 0 50 -1 0 12 0.0000 4 135 270 6075 -225 OR\001 -4 1 0 50 -1 0 12 0.0000 4 180 900 6075 0 (three-state\001 -4 1 0 50 -1 0 12 0.0000 4 180 600 6075 255 output)\001 +6 0 8775 5400 10350 +2 1 0 3 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 + 2 1 2.00 120.00 240.00 + 225 9000 2025 9000 +2 1 0 3 0 7 50 -1 -1 0.000 0 0 -1 1 0 5 + 2 1 2.00 120.00 240.00 + 1350 9000 1350 10125 4500 10125 4500 9000 5175 9000 +-6 +-6 +6 0 6525 6975 8325 +6 5175 6525 6975 7650 +6 5175 6750 6975 7425 +4 1 0 50 -1 0 12 0.0000 4 180 1425 6075 7200 Haute-imp\351dance\001 +4 1 0 50 -1 0 12 0.0000 4 150 390 6075 6975 Bloc\001 +-6 +2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 + 5175 6525 6975 6525 6975 7650 5175 7650 5175 6525 -6 +6 2025 6525 3825 7650 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 - 5400 -675 6750 -675 6750 675 5400 675 5400 -675 + 2025 6525 3825 6525 3825 7650 2025 7650 2025 6525 +4 1 0 50 -1 0 12 0.0000 4 135 375 2925 6975 OR8\001 +-6 +6 0 6750 5400 8325 +2 1 0 3 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 + 2 1 2.00 120.00 240.00 + 225 6975 2025 6975 +2 1 0 3 0 7 50 -1 -1 0.000 0 0 -1 1 0 5 + 2 1 2.00 120.00 240.00 + 1350 6975 1350 8100 4500 8100 4500 6975 5175 6975 +-6 +-6 +6 5175 2700 6525 4050 +2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 + 5175 2700 6525 2700 6525 4050 5175 4050 5175 2700 +4 1 0 50 -1 0 12 0.0000 4 150 375 5850 3375 OR3\001 +-6 +6 8100 6975 9000 7650 +4 0 0 50 -1 0 12 0.0000 4 150 555 8100 7200 Bus de\001 +4 0 0 50 -1 0 12 0.0000 4 135 705 8100 7455 Donn\351es\001 +-6 +6 6300 5850 6975 6525 +4 0 0 50 -1 0 12 0.0000 4 180 405 6300 6075 Chip\001 +4 0 0 50 -1 0 12 0.0000 4 165 600 6300 6330 Select2\001 +-6 +6 6300 7875 6975 8550 +4 0 0 50 -1 0 12 0.0000 4 180 405 6300 8100 Chip\001 +4 0 0 50 -1 0 12 0.0000 4 165 600 6300 8325 Select1\001 +-6 +6 6300 9900 6975 10575 +4 0 0 50 -1 0 12 0.0000 4 180 405 6300 10125 Chip\001 +4 0 0 50 -1 0 12 0.0000 4 165 600 6300 10350 Select3\001 -6 +2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 + 3600 8550 3600 7650 +2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 + 3600 6525 3600 5625 +2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 + 2 1 1.00 60.00 120.00 + 3600 4500 3600 3825 5175 3825 +2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 + 2 1 1.00 60.00 120.00 + 2925 4500 2925 3375 5175 3375 +2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 + 2 1 1.00 60.00 120.00 + 2250 4500 2250 2925 5175 2925 +2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 + 2925 5625 2925 6525 +2 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 0 0 2 + 3600 7650 3600 6525 +2 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 0 0 2 + 3600 5625 3600 4500 +2 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 0 0 2 + 2925 5625 2925 4500 +2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 + 2 1 1.00 60.00 120.00 + 6525 3375 8325 3375 +2 1 0 3 0 7 50 -1 -1 8.000 0 0 -1 1 0 2 + 2 1 2.00 60.00 120.00 + 6975 9000 7425 9000 +2 1 0 3 0 7 50 -1 -1 8.000 0 0 -1 1 0 2 + 2 1 2.00 60.00 120.00 + 6975 6975 7425 6975 +2 1 0 3 0 7 50 -1 -1 8.000 0 0 -1 1 0 2 + 2 1 2.00 60.00 120.00 + 6975 4950 7425 4950 +2 1 0 3 0 7 50 -1 -1 8.000 0 0 -1 0 0 2 + 7425 4950 7425 9000 +2 1 0 3 0 7 50 -1 -1 8.000 0 0 -1 1 0 2 + 2 1 2.00 60.00 120.00 + 7425 6975 8325 6975 +2 1 0 1 0 7 50 -1 -1 4.000 0 0 -1 0 1 2 + 2 1 1.00 60.00 120.00 + 6075 5625 6075 6075 +2 1 0 1 0 7 50 -1 -1 4.000 0 0 -1 0 1 2 + 2 1 1.00 60.00 120.00 + 6075 7650 6075 8100 +2 1 0 1 0 7 50 -1 -1 4.000 0 0 -1 0 1 2 + 2 1 1.00 60.00 120.00 + 6075 9675 6075 10125 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 - -900 1575 900 1575 900 2700 -900 2700 -900 1575 -4 1 0 50 -1 0 12 0.0000 4 150 720 0 2025 Bascules\001 + 675 2250 7875 2250 7875 10800 675 10800 675 2250 +4 0 0 50 -1 0 12 0.0000 4 195 330 8100 3600 IRQ\001 diff --git a/2004/n/fpga/doc/dcd/interrupt/images/graphcet.fig b/2004/n/fpga/doc/dcd/interrupt/images/graphcet.fig deleted file mode 100644 index d51b749..0000000 --- a/2004/n/fpga/doc/dcd/interrupt/images/graphcet.fig +++ /dev/null @@ -1,141 +0,0 @@ -#FIG 3.2 -Landscape -Center -Metric -A4 -100.00 -Single --2 -1200 2 -6 3150 4950 4500 6075 -6 3150 4950 4500 5625 -4 1 0 50 -1 0 12 0.0000 4 180 1110 3825 5400 de l'int\351ruption\001 -4 1 0 50 -1 0 12 0.0000 4 135 540 3825 5175 Avertir\001 --6 -6 3150 5625 4500 6075 -4 1 0 50 -1 0 12 0.0000 4 135 915 3825 5850 RAZ de l'ID\001 -4 1 0 50 -1 0 12 0.0000 4 135 405 3825 6075 trait\351\001 --6 -4 1 0 50 -1 0 12 0.0000 4 75 105 3825 5625 +\001 --6 -6 3150 3375 4500 4050 -4 1 0 50 -1 0 12 0.0000 4 135 960 3825 3600 bufferisation\001 -4 1 0 50 -1 0 12 0.0000 4 180 1275 3825 3825 des interruptions\001 --6 -6 3150 6975 4500 7425 -4 1 0 50 -1 0 12 0.0000 4 135 990 3825 7200 Attendre une\001 -4 1 0 50 -1 0 12 0.0000 4 135 585 3825 7425 Lecture\001 --6 -6 3188 8865 4463 9450 -4 1 0 50 -1 0 12 0.0000 4 135 1065 3825 9000 Ecrire sur bus\001 -4 1 0 50 -1 0 12 0.0000 4 180 1275 3825 9225 des interruptions\001 -4 1 0 50 -1 0 12 0.0000 4 135 750 3825 9450 d\351tect\351es\001 --6 -6 3600 900 6525 1350 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 - 3825 900 3825 1350 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 - 3600 1125 4050 1125 -4 0 0 50 -1 0 12 0.0000 4 180 2115 4275 1125 R\351ception d'une interruption\001 --6 -6 3150 1575 4500 2250 -4 1 0 50 -1 0 12 0.0000 4 180 765 3825 2025 de priorit\351\001 -4 1 0 50 -1 0 12 0.0000 4 135 1170 3825 1800 choix du niveau\001 --6 -6 3825 -1125 5175 -450 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 1 4 - 2 1 1.00 60.00 120.00 - 3825 -450 4275 -900 4275 -675 4725 -1125 -4 0 0 50 -1 0 12 0.0000 4 135 270 4725 -900 Rst\001 --6 -6 4950 -450 6750 675 -6 4950 0 6750 675 -4 0 0 50 -1 0 12 0.0000 4 180 1770 4950 450 enRegIRQ . enDataOut\001 -4 0 0 50 -1 0 12 0.0000 4 60 1755 4950 225 _________ _________\001 --6 -6 4950 -240 6435 45 -4 0 0 50 -1 0 12 0.0000 4 180 1485 4950 0 enchoice . enRegID\001 -4 0 0 50 -1 0 12 0.0000 4 60 1485 4950 -225 ________ _______\001 --6 --6 -6 4950 1350 6750 2475 -6 4950 1800 6750 2475 -4 0 0 50 -1 0 12 0.0000 4 180 1770 4950 2250 enRegIRQ . enDataOut\001 -4 0 0 50 -1 0 12 0.0000 4 60 1755 4950 2025 _________ _________\001 --6 -6 4950 1560 6435 1845 -4 0 0 50 -1 0 12 0.0000 4 180 1485 4950 1800 enchoice . enRegID\001 -4 0 0 50 -1 0 12 0.0000 4 60 1440 4950 1575 _______\001 --6 --6 -6 4950 3150 6750 4275 -6 4950 3600 6750 4275 -4 0 0 50 -1 0 12 0.0000 4 180 1770 4950 4050 enRegIRQ . enDataOut\001 -4 0 0 50 -1 0 12 0.0000 4 60 1755 4950 3825 _________ _________\001 --6 -6 4950 3240 6570 3645 -4 0 0 50 -1 0 12 0.0000 4 180 1485 4950 3600 enchoice . enRegID\001 -4 0 0 50 -1 0 12 0.0000 4 180 1620 4950 3375 ________ \001 --6 --6 -6 4950 4950 6750 6075 -6 4950 5160 6435 5445 -4 0 0 50 -1 0 12 0.0000 4 180 1485 4950 5400 enchoice . enRegID\001 -4 0 0 50 -1 0 12 0.0000 4 60 1485 4950 5175 ________ _______\001 --6 -6 4950 5610 6720 5895 -4 0 0 50 -1 0 12 0.0000 4 180 1770 4950 5850 enRegIRQ . enDataOut\001 -4 0 0 50 -1 0 12 0.0000 4 60 1755 4950 5625 _________\001 --6 --6 -6 4950 8550 6750 9675 -6 4950 8760 6435 9045 -4 0 0 50 -1 0 12 0.0000 4 180 1485 4950 9000 enchoice . enRegID\001 -4 0 0 50 -1 0 12 0.0000 4 60 1485 4950 8775 ________ _______\001 --6 -6 4950 9255 6720 9495 -4 0 0 50 -1 0 12 0.0000 4 180 1770 4950 9450 enRegIRQ . enDataOut\001 -4 0 0 50 -1 0 12 0.0000 4 15 810 4950 9225 _________\001 --6 --6 -6 4950 6750 6750 7875 -6 4950 7200 6750 7875 -4 0 0 50 -1 0 12 0.0000 4 180 1770 4950 7650 enRegIRQ . enDataOut\001 -4 0 0 50 -1 0 12 0.0000 4 60 1755 4950 7425 _________ _________\001 --6 -6 4950 6960 6435 7245 -4 0 0 50 -1 0 12 0.0000 4 180 1485 4950 7200 enchoice . enRegID\001 -4 0 0 50 -1 0 12 0.0000 4 60 1485 4950 6975 ________ _______\001 --6 --6 -6 3600 8100 4725 8325 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 - 3600 8325 4050 8325 -4 0 0 50 -1 0 12 0.0000 4 135 390 4275 8325 Read\001 --6 -6 900 0 5400 10350 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 5 - 2 1 1.00 60.00 120.00 - 3825 9900 3825 10350 900 10350 900 225 2925 225 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 - 3600 10125 4050 10125 -4 0 0 50 -1 0 12 0.0000 4 180 1035 4275 10125 Acquittement\001 --6 -1 2 0 1 0 7 50 -1 -1 0.000 1 0.0000 3825 225 900 675 2925 -450 4725 900 -1 2 0 1 0 7 50 -1 -1 0.000 1 0.0000 3825 2025 900 675 2925 1350 4725 2700 -1 2 0 1 0 7 50 -1 -1 0.000 1 0.0000 3825 3825 900 675 2925 3150 4725 4500 -1 2 0 1 0 7 50 -1 -1 0.000 1 0.0000 3825 5625 900 675 2925 4950 4725 6300 -1 2 0 1 0 7 50 -1 -1 0.000 1 0.0000 3825 7425 900 675 2925 6750 4725 8100 -1 2 0 1 0 7 50 -1 -1 0.000 1 0.0000 3825 9225 900 675 2925 8550 4725 9900 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 - 2 1 1.00 60.00 120.00 - 3825 4500 3825 4950 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 - 2 1 1.00 60.00 120.00 - 3825 6300 3825 6750 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 - 2 1 1.00 60.00 120.00 - 3825 2700 3825 3150 -2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 - 3825 8100 3825 8550 -4 1 0 50 -1 0 12 0.0000 4 135 675 3825 225 Attendre\001 diff --git a/2004/n/fpga/doc/dcd/interrupt/interrupt.tex b/2004/n/fpga/doc/dcd/interrupt/interrupt.tex index 320eeae..b7dc521 100644 --- a/2004/n/fpga/doc/dcd/interrupt/interrupt.tex +++ b/2004/n/fpga/doc/dcd/interrupt/interrupt.tex @@ -17,6 +17,8 @@ modules de la carte de pr lui transmettre. On pourra voir la figure \ref{entity_interrupt} page \pageref{entity_interrupt}. +% TODO : modifier suivant qu'on insère la caméra ou pas. +% enlever les clk et le rst, ar bloc que combinatoire. \begin{figure}[htbp] \caption{Entity du bloc de gestion des interruptions} \begin{center} @@ -48,3 +50,50 @@ masque. Les bits de ce masque signalent si un bloc a g ou non. En retour à chaque demande du PC, le gestionnaire placera sur le bus de données le masque correspondant. + + +% Ici, on détail l'intérieur du bloc +\subsection{Architecture physique} + +% Pipo +Voici donc une explication du fonctionnement de ce gestionnaire. On remarquera +que ce bloc est crucial, car la perte d'une interruption peut résulter en une +perte de temps, voir s'avérer désastreuse pour le robot. Il est donc +nécessaire de prendre les plus grandes précautions lors de sa réalisation. On +pourra consulter l'architecture physique sur la figure \ref{archi_interrupt} +page \pageref{archi_interrupt}. Pour le séquenceur, son graphcet est illustré +figure \ref{graphcet_interrupt} page \pageref{graphcet_interrupt}. + +\begin{figure}[htbp] +\caption{Architecture physique du bloc de gestion des interruptions} +\begin{center} +%\scalebox{0.7}{\includegraphics {./interrupt/images/archi_phy.pdf}} +\includegraphics[width=\textwidth]{./interrupt/images/archi_phy.pdf} +\end{center} +\label{archi_interrupt} +\end{figure} + +% +Lorsqu'un bloc génère une interruption, celle-ci arrive sur le gestionnaire +d'interruption. + +% Fonctionnement du bloc d'interface ISA +Lorsque ce signal arrive, le séquenceur prévient le \textbf{module +d'interfaçage} avec le bus ISA. Ce module, qui jusqu'à présent avait ses +sorties à l'état haut, recopie alors sur en sorties (sur le bus ISA) ses +entrées. On attend alors plus que l'\textit{acquittement} de l'ordinateur pour +recommencer le cycle. + + + + + + +\subsection{Décomposition RTL} + +% Ici, détailler chaque petit bloc et mettre le code VHDL correspondant. + +\subsection{Simulation} + +% mettre aussi peut-être les tests unitaires de chaque bloc ? + diff --git a/2004/n/fpga/doc/dcd/pwm/pwm.tex b/2004/n/fpga/doc/dcd/pwm/pwm.tex index 9fc028a..43a4b57 100644 --- a/2004/n/fpga/doc/dcd/pwm/pwm.tex +++ b/2004/n/fpga/doc/dcd/pwm/pwm.tex @@ -5,16 +5,15 @@ commande des servomoteurs du robot-EFREI participant robotique E=M6. \paragraph{Commande des Servo-moteurs}%gras sans saut de ligne -\\ -Un servomoteur est un dispositif utilisé pour commander en position l'axe -de rotation de sortie d'un moteur. -Il est utilisé par exemple, pour gérer le sens de rotation du rouleau -bi-rotatif d'entrée du robot. La position des roues est également donnée par -un servomoteur. + +Un servomoteur est un dispositif utilisé pour commander en position l'axe de +rotation de sortie d'un moteur. Il est utilisé par exemple, pour gérer le sens +de rotation du rouleau bi-rotatif d'entrée du robot. La position des roues est +également donnée par un servomoteur. -Il est commandé par une série de signaux modulés en amplitude --Pulse Width Modulation : PWM- dont les rapports cycliques représentent chacun -un angle auquel l'axe de rotation du moteur doit se maintenir. +Il est commandé par une série de signaux modulés en amplitude - Pulse Width +Modulation : PWM - dont les rapports cycliques représentent chacun un angle +auquel l'axe de rotation du moteur doit se maintenir. %image exemple de signal pwm \begin{figure}[htbp] @@ -37,7 +36,7 @@ que l'on souhaite avoir. \pagebreak \paragraph{Caractéristiques du servo-moteur codé}%tiret -\\ + Comme nous n'avons pas encore acheté le servo-moteur, nous veillerons à avoir un code répondant aux caractéristiques définies ci-après et aisément modifiable par la suite. @@ -83,7 +82,7 @@ L'architecture ci-dessous correspond aux fonctions identifi \begin{itemize} \item{Ses entrées sont}%tiret \end{itemize} -\\ + RST : le reset du module CLK : l'horloge de 30 MHz data: la valeur sur 1 octet codant l'angle que l'on souhaite atteindre @@ -91,8 +90,8 @@ data: la valeur sur 1 octet codant l'angle que l'on souhaite atteindre \begin{itemize} \item{Sa sortie est}%tiret \end{itemize} -\\ -outpwm : le signal de commande du servomoteur + +outpwm : le signal de commande du servomoteur %image:architecture générale \begin{figure}[htbp] @@ -107,4 +106,4 @@ outpwm \end{figure} -%***********inclure tableau descriptif de chaque module \ No newline at end of file +%***********inclure tableau descriptif de chaque module -- cgit v1.2.3