From 1d7e765944c338de064c997695ed50a117c2002d Mon Sep 17 00:00:00 2001
From: prot
Date: Fri, 19 Mar 2004 15:01:11 +0000
Subject: concaténation de tous les rapports

---
 2004/n/fpga/doc/dcd/portserie/portserie.tex | 60 ++++++++++++++---------------
 1 file changed, 30 insertions(+), 30 deletions(-)

(limited to '2004/n/fpga/doc/dcd/portserie/portserie.tex')

diff --git a/2004/n/fpga/doc/dcd/portserie/portserie.tex b/2004/n/fpga/doc/dcd/portserie/portserie.tex
index 944ed60..8593864 100644
--- a/2004/n/fpga/doc/dcd/portserie/portserie.tex
+++ b/2004/n/fpga/doc/dcd/portserie/portserie.tex
@@ -1,5 +1,5 @@
-\section{Le TXserie}
-\subsection{Cahier des charges}
+\subsection{Le TXserie}
+\subsubsection{Cahier des charges}
 Le cahier des charges du transmetteur s�rie est le suivant :
 
 \begin{itemize}
@@ -10,20 +10,20 @@ Le cahier des charges du transmetteur s
 \end{itemize}
 
 
-\subsection{Sch�ma-bloc}
+\subsubsection{Sch�ma-bloc}
 
 \begin{figure}[htbp]
 \caption{Sch�ma-bloc du TXserie}
-\includegraphics[width=\textwidth]{images/txserie.pdf}
+\includegraphics[width=\textwidth]{./portserie/images/txserie.pdf}
 \label{schematxserie}
 \end{figure}
 
 Le sch�ma modulaire est visible sur la figure \ref{schematxserie} page \pageref{schematxserie}.
 
-\subsection{Descritpion des modules}
+\subsubsection{Descritpion des modules}
 \label{descriptmodules}
 
-\subsubsection{La fifo}
+\paragraph{La fifo}
 
 C'est une fifo g�n�r�e avec coregen. Elle contient des mots de 8 bits en
 m�moire distribu�e (car les BRAMs du FPGA seront utilis�s � d'autres fins).
@@ -36,14 +36,14 @@ qu'on 
 bus.
 
 
-\subsubsection{Le TXcever}
+\paragraph{Le TXcever}
 
 C'est un transmetteur s�rie qui re�oit en entr�e les donn�es provenant de la
 fifo. D�s qu'il est vide, il agit sur le signal ckout de la fifo, ce qui
 d�pile un �l�ment, et le charge dans le transmetteur, qui peut alors le
 transmettre.
 
-\subsubsection{Le g�n�rateur de clock}
+\paragraph{Le g�n�rateur de clock}
 
 C'est un pr�diviseur de la fr�quence d'horloge du fpga. Il a pour but de
 fournir l'horloge de r�f�rence pour le transmetteur (�gale � 16 fois le
@@ -56,35 +56,35 @@ Pour avoir la bonne fr
 multiple de 16 fois 115200 (le baudrate maxi). Les quartz qui sont utilisables
 sont : 14.7456MHz, 29.4912MHz (14.7456*2), et 44.2368MHz (14.7456*3),
 
-\subsubsection{Registre config}
+\paragraph{Registre config}
 
 C'est un registre de 8 bits branch� sur le bus, en lecture/�criture, dans
 lequel le PC vient d�poser les bits de configuration du port s�rie.
 La sortie du registre controle le g�n�rateur de clock (pour fixer le
 baudrate), et le gestionaire d'IRQ.
 
-\subsubsection{Registre flag}
+\paragraph{Registre flag}
 
 C'est un registre de 8 bits branch� sur le bus en lecture seule dans lequel le
 PC vient lire l'�tat des flags de la fifo. Son entr�e est branch�e sur les
 sorties flag de la fifo.
 
-\subsubsection{IRQ}
+\paragraph{IRQ}
 
 Le gestionaire d'IRQ est tout simplement un activateur d'interruptions. Il
 d�clenche des IRQ sur front montant, et ceci � condition que le signal IntEn
 soit activ�.
 
 
-\subsection{Fonctionalit�s et utilisation}
+\subsubsection{Fonctionalit�s et utilisation}
 Ce port s�rie utilise 3 registres : TxData, Flag, et Config
 
-\subsubsection{Txdata} 
+\paragraph{Txdata} 
 Ce registre 8 bits sert � recevoir les donn�es � envoyer. On les �crit
 s�quentiellement, et chaque �criture dans ce registre empile la donn�e en haut
 de la fifo.
 
-\subsubsection{Flag}
+\paragraph{Flag}
 C'est le registre d'�tat. il donne essentiellement des informations sur l'�tat
 de remplissage de la pile de transmision.
 
@@ -119,7 +119,7 @@ interruption
 transmission est donc termin�e.
 \end{description}
 
-\subsubsection{Config}
+\paragraph{Config}
 Ce registre sert de configuration pour la transmission.
 
 Structure :
@@ -154,7 +154,7 @@ transmission. \\
 \item [On/Off] : active ou non la transmission
 \end{description}
 
-\subsection{Proc�dure d'utilisation}
+\subsubsection{Proc�dure d'utilisation}
 Pour utiliser ce port s�rie, on doit pouvoir effectuer les actions suivantes :
 
 \begin{itemize}
@@ -174,7 +174,7 @@ ne s'effectue que sur front montant de ce bit.
 \end{itemize}
 
 
-\subsection{Interfa�age vhdl}
+\subsubsection{Interfa�age vhdl}
 
 Voici le code vhdl de l'entit� txserie :
 \begin{verbatim}
@@ -217,8 +217,8 @@ Voici une description de ces signaux :
 
 % Deuxi�me partie : le RXserie
 
-\section{Le RXserie}
-\subsection{Cahier des charges}
+\subsection{Le RXserie}
+\subsubsection{Cahier des charges}
 Le cahier des charges du r�cepteur s�rie est le suivant :
 
 \begin{itemize}
@@ -230,38 +230,38 @@ Le cahier des charges du r
 \end{itemize}
 
 
-\subsection{Sch�ma-bloc}
+\subsubsection{Sch�ma-bloc}
 
 Le sch�ma modulaire est visible sur la figure \ref{schemarxserie} page \pageref{schemarxserie}.
 
 \begin{figure}[htbp]
 \caption{Sch�ma-bloc du RXserie}
-\includegraphics[width=\textwidth]{images/rxserie.pdf}
+\includegraphics[width=\textwidth]{./portserie/images/rxserie.pdf}
 \label{schemarxserie}
 \end{figure}
 
 
-\subsection{Descritpion des modules}
-\subsubsection{Le RXcever}
+\subsubsection{Descritpion des modules}
+\paragraph{Le RXcever}
 
 C'est un r�cepteur s�rie qui pr�sente ses donn�es � l'entr�e de la fifo
 D�s qu'il a re�u un octet, il agit sur le signal fifockin de la fifo
 ce qui empile l'octet re�u.
 
-\subsubsection{Autres modules}
+\paragraph{Autres modules}
 
 Les autres modules utilis�s sont les m�mes que pour le transmetteur. Voir
 chapitre \ref{descriptmodules}.
 
 
-\subsection{Fonctionalit�s et utilisation}
+\subsubsection{Fonctionalit�s et utilisation}
 Ce port s�rie utilise 3 adresses m�moire :
-\subsubsection{Rxdata} 
+\paragraph{Rxdata} 
 Ce registre 8 bits permet de r�cup�rer les donn�es re�ues. On les lit
 s�quentiellement, et chaque lecture dans ce registre d�pile la donn�e en bas
 de la fifo.
 
-\subsubsection{Flag}
+\paragraph{Flag}
 C'est le registre d'�tat. Il donne essentiellement des informations sur l'�tat
 de remplissage de la pile de r�ception.
 
@@ -297,7 +297,7 @@ donn
 l'interruption DRInt
 \end{description}
 
-\subsubsection{Config}
+\paragraph{Config}
 Ce registre sert de configuration pour la transmission.
 
 Structure
@@ -332,7 +332,7 @@ DataReady (actif 
 \item [On/Off] : active ou non la r�ception de donn�es
 \end{description}
 
-\subsection{Proc�dure d'utilisation}
+\subsubsection{Proc�dure d'utilisation}
 Pour utiliser ce port s�rie, on doit pouvoir effectuer les actions suivantes :
 \begin{itemize}
 \item Mettre le bit On/Off � 1 pour activer la r�ception des donn�es.
@@ -352,7 +352,7 @@ de la fifo pour la vider.
 
 
 
-\subsection{Interfa�age vhdl}
+\subsubsection{Interfa�age vhdl}
 
 Voici le code vhdl de l'entit� rxserie :
 \begin{verbatim}
-- 
cgit v1.2.3

