From 294e2256ee092ec35618093380431d014d00e683 Mon Sep 17 00:00:00 2001
From: galmes
Date: Tue, 23 Mar 2004 14:42:54 +0000
Subject: Correction d'erreurs

---
 2004/n/fpga/doc/dcd/gpio/gpio.tex | 26 +++++++++++++-------------
 1 file changed, 13 insertions(+), 13 deletions(-)

(limited to '2004/n/fpga/doc/dcd/gpio/gpio.tex')

diff --git a/2004/n/fpga/doc/dcd/gpio/gpio.tex b/2004/n/fpga/doc/dcd/gpio/gpio.tex
index 5437e52..b830818 100644
--- a/2004/n/fpga/doc/dcd/gpio/gpio.tex
+++ b/2004/n/fpga/doc/dcd/gpio/gpio.tex
@@ -1,6 +1,6 @@
 \subsection{Cahier des charges}
 
-Voici les contraintes du bloc de d'entrées / sorties :
+Voici les contraintes du bloc d'entrées / sorties :
 
 \begin{itemize}
 \item{Bloc de 8 entrées / sorties}
@@ -16,8 +16,8 @@ d'un changement d'
 
 Les blocs d'entrées / sorties ont plusieurs utilités. La première est de
 pouvoir brancher des capteurs renvoyant une entrée binaire, par exemple la
-sortie d'un comparateur. Ce bloc permettra aussi de commander, des sorties
-comme par exemple l'allumage de LEDs. 
+sortie d'un comparateur. La deuxième est de permettre de commander, des
+sorties comme par exemple l'allumage de LEDs. 
 
 Finalement la troisième fonction de ce bloc sera de simuler un bus parallèle.
 En effet, l'année dernière, nous utilisions un bus parallèle pour lequel nous
@@ -38,17 +38,17 @@ On pourra voir la figure \ref{entity_gpio} page
 \label{entity_gpio}
 \end{figure}
 
-Du point de vue comportemental son fonctionnement est le suivant. Au début,
-le PC configure le bloc après avoir envoyé un signal de remise à zéro. Il
+Du point de vue comportemental son fonctionnement est le suivant. Au début, le
+PC configure le bloc après avoir envoyé un signal de remise à zéro. Il
 commence par configurer les différentes pins du bloc soit en entrées, soit en
-sorties. Ensuite le PC configure quelles pins pourront générer une interruption.
-Une fois cela fait, il peut lire et écrire des données sur les entrées et
-sorties. La configuration du bloc gpio est réalisées en écrivant dans des
-registres. 
+sorties. Ensuite le PC configure quelles pins pourront générer une
+interruption. Une fois cela fait, il peut lire et écrire des données sur les
+entrées et sorties. La configuration du bloc gpio est réalisée en écrivant
+dans des registres. 
 
 On remarque que ce module possède quatres signaux "chip select" :
 cs\_reg\_data, cs\_reg\_direction, cs\_reg\_it\_mask et cs\_read\_output.
-Le signal cs\_read\_output permet de lire l'états de 8 broches d'entrées /
+Le signal cs\_read\_output permet de lire les états des 8 broches d'entrées /
 sorties. Les autres signaux permettent d'accéder aux registres contenant
 respectivement, le masque des directions, le masque d'interruption et les
 données à mettre sur les lignes en sorties. 
@@ -78,7 +78,7 @@ signaux de "chip select" (CS).
 Pour résumer, voici quelques informations utiles :
 \begin{itemize}
 \item{La lecture (signal $R\bar{W}$) : active pour un état haut}
-\item{La écriture (signal $R\bar{W}$) : active pour un état bas}
+\item{L'écriture (signal $R\bar{W}$) : active pour un état bas}
 \item{Le masque d'interruptions : interruption active pour un état haut,
 	inactive pour un état bas}
 \item{Le masque de directions : en sortie pour un état haut, en entrée pour un
@@ -113,9 +113,9 @@ Ce signal doit garder un 
 bus ISA (clk\_i).
 
 On remarque que sur les entrées /sorties, on simule le fait d'avoir branché
-des capteurs sur les cinq lignes de poid fort. On voit donc apparaître sur la
+des capteurs sur les cinq lignes de poid fort. On voit donc apparaître sur 
 la sortie les valeurs $00001ZZZ$. Cela signifie que l'on laisse les trois pins
-de poid fort dans un état de haute impédance.
+de poid faible dans un état de haute impédance.
 
 Une fois cela fait, on configure alors le bloc. Pour ce faire, l'ordinateur
 place tout d'abord sur le bus de données le masque de direction. Dans
-- 
cgit v1.2.3

