summaryrefslogtreecommitdiff
path: root/2004/n/fpga/doc/dcd/portserie/portserie.tex
diff options
context:
space:
mode:
Diffstat (limited to '2004/n/fpga/doc/dcd/portserie/portserie.tex')
-rw-r--r--2004/n/fpga/doc/dcd/portserie/portserie.tex10
1 files changed, 5 insertions, 5 deletions
diff --git a/2004/n/fpga/doc/dcd/portserie/portserie.tex b/2004/n/fpga/doc/dcd/portserie/portserie.tex
index a50f5eb..72c7936 100644
--- a/2004/n/fpga/doc/dcd/portserie/portserie.tex
+++ b/2004/n/fpga/doc/dcd/portserie/portserie.tex
@@ -20,7 +20,7 @@ Le cahier des charges du transmetteur série est le suivant :
Le schéma modulaire est visible sur la figure \ref{schematxserie} page \pageref{schematxserie}.
-\subsubsection{Descritpion des modules}
+\subsubsection{Description des modules}
\label{descriptmodules}
\paragraph{La fifo}
@@ -76,7 +76,7 @@ déclenche des IRQ sur front montant, et ceci à condition que le signal IntEn
soit activé.
-\subsubsection{Fonctionalités et utilisation}
+\subsubsection{Fonctionnalités et utilisation}
Ce port série utilise 3 registres : TxData, Flag, et Config
\paragraph{Txdata}
@@ -178,7 +178,7 @@ ne s'effectue que sur front montant de ce bit.
\end{itemize}
-\subsubsection{Interfaçage vhdl}
+\subsubsection{Interfacage vhdl}
Voici le code vhdl de l'entité txserie :
\begin{verbatim}
@@ -245,7 +245,7 @@ Le schéma modulaire est visible sur la figure \ref{schemarxserie} page \pageref{
\end{figure}
-\subsubsection{Descritpion des modules}
+\subsubsection{Description des modules}
\paragraph{Le RXcever}
C'est un récepteur série qui présente ses données à l'entrée de la fifo
@@ -258,7 +258,7 @@ Les autres modules utilisés sont les mêmes que pour le transmetteur. Voir
chapitre \ref{descriptmodules}.
-\subsubsection{Fonctionalités et utilisation}
+\subsubsection{Fonctionnalités et utilisation}
Ce port série utilise 3 adresses mémoire :
\paragraph{Rxdata}
Ce registre 8 bits permet de récupérer les données reçues. On les lit