summaryrefslogtreecommitdiff
path: root/2004/n/fpga
diff options
context:
space:
mode:
authorgalmes2004-03-23 14:42:54 +0000
committergalmes2004-03-23 14:42:54 +0000
commit294e2256ee092ec35618093380431d014d00e683 (patch)
tree1b498b88b2ff7abc690160a7b99df1b5267a5731 /2004/n/fpga
parent8b0e1a0e7af7bb25e414f696f80548b358474675 (diff)
Correction d'erreurs
Diffstat (limited to '2004/n/fpga')
-rw-r--r--2004/n/fpga/doc/dcd/gpio/gpio.tex26
-rw-r--r--2004/n/fpga/doc/dcd/ovcam/ovcam.tex4
-rw-r--r--2004/n/fpga/doc/dcd/portserie/portserie.tex10
3 files changed, 20 insertions, 20 deletions
diff --git a/2004/n/fpga/doc/dcd/gpio/gpio.tex b/2004/n/fpga/doc/dcd/gpio/gpio.tex
index 5437e52..b830818 100644
--- a/2004/n/fpga/doc/dcd/gpio/gpio.tex
+++ b/2004/n/fpga/doc/dcd/gpio/gpio.tex
@@ -1,6 +1,6 @@
\subsection{Cahier des charges}
-Voici les contraintes du bloc de d'entrées / sorties :
+Voici les contraintes du bloc d'entrées / sorties :
\begin{itemize}
\item{Bloc de 8 entrées / sorties}
@@ -16,8 +16,8 @@ d'un changement d'état}
Les blocs d'entrées / sorties ont plusieurs utilités. La première est de
pouvoir brancher des capteurs renvoyant une entrée binaire, par exemple la
-sortie d'un comparateur. Ce bloc permettra aussi de commander, des sorties
-comme par exemple l'allumage de LEDs.
+sortie d'un comparateur. La deuxième est de permettre de commander, des
+sorties comme par exemple l'allumage de LEDs.
Finalement la troisième fonction de ce bloc sera de simuler un bus parallèle.
En effet, l'année dernière, nous utilisions un bus parallèle pour lequel nous
@@ -38,17 +38,17 @@ On pourra voir la figure \ref{entity_gpio} page
\label{entity_gpio}
\end{figure}
-Du point de vue comportemental son fonctionnement est le suivant. Au début,
-le PC configure le bloc après avoir envoyé un signal de remise à zéro. Il
+Du point de vue comportemental son fonctionnement est le suivant. Au début, le
+PC configure le bloc après avoir envoyé un signal de remise à zéro. Il
commence par configurer les différentes pins du bloc soit en entrées, soit en
-sorties. Ensuite le PC configure quelles pins pourront générer une interruption.
-Une fois cela fait, il peut lire et écrire des données sur les entrées et
-sorties. La configuration du bloc gpio est réalisées en écrivant dans des
-registres.
+sorties. Ensuite le PC configure quelles pins pourront générer une
+interruption. Une fois cela fait, il peut lire et écrire des données sur les
+entrées et sorties. La configuration du bloc gpio est réalisée en écrivant
+dans des registres.
On remarque que ce module possède quatres signaux "chip select" :
cs\_reg\_data, cs\_reg\_direction, cs\_reg\_it\_mask et cs\_read\_output.
-Le signal cs\_read\_output permet de lire l'états de 8 broches d'entrées /
+Le signal cs\_read\_output permet de lire les états des 8 broches d'entrées /
sorties. Les autres signaux permettent d'accéder aux registres contenant
respectivement, le masque des directions, le masque d'interruption et les
données à mettre sur les lignes en sorties.
@@ -78,7 +78,7 @@ signaux de "chip select" (CS).
Pour résumer, voici quelques informations utiles :
\begin{itemize}
\item{La lecture (signal $R\bar{W}$) : active pour un état haut}
-\item{La écriture (signal $R\bar{W}$) : active pour un état bas}
+\item{L'écriture (signal $R\bar{W}$) : active pour un état bas}
\item{Le masque d'interruptions : interruption active pour un état haut,
inactive pour un état bas}
\item{Le masque de directions : en sortie pour un état haut, en entrée pour un
@@ -113,9 +113,9 @@ Ce signal doit garder un état haut durant au moins une prériode d'horloge du
bus ISA (clk\_i).
On remarque que sur les entrées /sorties, on simule le fait d'avoir branché
-des capteurs sur les cinq lignes de poid fort. On voit donc apparaître sur la
+des capteurs sur les cinq lignes de poid fort. On voit donc apparaître sur
la sortie les valeurs $00001ZZZ$. Cela signifie que l'on laisse les trois pins
-de poid fort dans un état de haute impédance.
+de poid faible dans un état de haute impédance.
Une fois cela fait, on configure alors le bloc. Pour ce faire, l'ordinateur
place tout d'abord sur le bus de données le masque de direction. Dans
diff --git a/2004/n/fpga/doc/dcd/ovcam/ovcam.tex b/2004/n/fpga/doc/dcd/ovcam/ovcam.tex
index 274a551..e0ac5df 100644
--- a/2004/n/fpga/doc/dcd/ovcam/ovcam.tex
+++ b/2004/n/fpga/doc/dcd/ovcam/ovcam.tex
@@ -2,7 +2,7 @@
\subsection{Gestion de la caméra}
-\subsubsection{Comment fonctionne la caméra ?}
+\subsubsection{Fonctionnement de la caméra}
La caméra produit un flot de données incessant. Elle fournit aussi des
signaux de synchronisation. Ceux-ci nous permettent de savoir quand est-ce
@@ -50,7 +50,7 @@ impression d'image comprimé en largeur.
Tout ceci nous laisse croire que nous maitrisons la capture d'une image.
-\subsubsection{Comment implémenter la récupération d'image dans un fpga ?}
+\subsubsection{Implémentation de la récupération d'une image dans un fpga}
Le principe utilisé est simple, il s'agit de remplir une mémoire avec les
données provenant de la caméra. Un compteur peut incrémenter l'adresse et
diff --git a/2004/n/fpga/doc/dcd/portserie/portserie.tex b/2004/n/fpga/doc/dcd/portserie/portserie.tex
index a50f5eb..72c7936 100644
--- a/2004/n/fpga/doc/dcd/portserie/portserie.tex
+++ b/2004/n/fpga/doc/dcd/portserie/portserie.tex
@@ -20,7 +20,7 @@ Le cahier des charges du transmetteur série est le suivant :
Le schéma modulaire est visible sur la figure \ref{schematxserie} page \pageref{schematxserie}.
-\subsubsection{Descritpion des modules}
+\subsubsection{Description des modules}
\label{descriptmodules}
\paragraph{La fifo}
@@ -76,7 +76,7 @@ déclenche des IRQ sur front montant, et ceci à condition que le signal IntEn
soit activé.
-\subsubsection{Fonctionalités et utilisation}
+\subsubsection{Fonctionnalités et utilisation}
Ce port série utilise 3 registres : TxData, Flag, et Config
\paragraph{Txdata}
@@ -178,7 +178,7 @@ ne s'effectue que sur front montant de ce bit.
\end{itemize}
-\subsubsection{Interfaçage vhdl}
+\subsubsection{Interfacage vhdl}
Voici le code vhdl de l'entité txserie :
\begin{verbatim}
@@ -245,7 +245,7 @@ Le schéma modulaire est visible sur la figure \ref{schemarxserie} page \pageref{
\end{figure}
-\subsubsection{Descritpion des modules}
+\subsubsection{Description des modules}
\paragraph{Le RXcever}
C'est un récepteur série qui présente ses données à l'entrée de la fifo
@@ -258,7 +258,7 @@ Les autres modules utilisés sont les mêmes que pour le transmetteur. Voir
chapitre \ref{descriptmodules}.
-\subsubsection{Fonctionalités et utilisation}
+\subsubsection{Fonctionnalités et utilisation}
Ce port série utilise 3 adresses mémoire :
\paragraph{Rxdata}
Ce registre 8 bits permet de récupérer les données reçues. On les lit