summaryrefslogtreecommitdiff
path: root/2004/n/fpga/doc/dcd/portserie/portserie.tex
diff options
context:
space:
mode:
authorprot2004-03-19 15:29:16 +0000
committerprot2004-03-19 15:29:16 +0000
commit1ba67cfe35a4d92b797b2e4841477b9291b7a89c (patch)
tree144bbfccac543c5dce2b9f5fb2fb835c74a2ea2c /2004/n/fpga/doc/dcd/portserie/portserie.tex
parentb9123aad18c095863e678eae505b3380849981ab (diff)
.
Diffstat (limited to '2004/n/fpga/doc/dcd/portserie/portserie.tex')
-rw-r--r--2004/n/fpga/doc/dcd/portserie/portserie.tex10
1 files changed, 9 insertions, 1 deletions
diff --git a/2004/n/fpga/doc/dcd/portserie/portserie.tex b/2004/n/fpga/doc/dcd/portserie/portserie.tex
index 8593864..a50f5eb 100644
--- a/2004/n/fpga/doc/dcd/portserie/portserie.tex
+++ b/2004/n/fpga/doc/dcd/portserie/portserie.tex
@@ -99,7 +99,8 @@ nom & x & x & x & x & Empty & Full/Int & FLI1 & FLI0
\begin{description}
\item [FL1/FL0] : Fifo Level 1/0. Ces bits donnent le niveau de remplissage de
-la fifo.\\
+la fifo.
+\begin{center}
\begin{tabular}{|c|c|c|}
\hline
FL1/FL0 & Tx de remplissage
@@ -113,6 +114,7 @@ la fifo.\\
11 & 75\% < Tx
\\ \hline
\end{tabular}
+\end{center}
\item [Full/Int] : indique que la pile est pleine, ce qui déclenche une
interruption
\item [Empty] : indique que la pile ET le transmetteur sont vides, que la
@@ -134,6 +136,7 @@ nom & x & x & x & On/Off & Purge & IntEn & BdR1 & BdR0
\begin{description}
\item [BdR1/BdR0] : BaudRate1/0. Ces bits paramètrent la vitesse de
transmission. \\
+\begin{center}
\begin{tabular}{|c|c|c|c|c|c|c|c|c|c|}
\hline
BdR1/BdR0 & Vitessse
@@ -149,6 +152,7 @@ transmission. \\
11 & 115200
\\ \hline
\end{tabular}
+\end{center}
\item [Int/En] : active ou non l'interruption de fifo pleine
\item [Purge] : vide la fifo de toutes ses données
\item [On/Off] : active ou non la transmission
@@ -277,6 +281,7 @@ nom & x & x & x & x & DR & FFull & FL1 & FL0 \\
\begin{description}
\item [FL1/FL0] : Fifo Level 1/0. Ces bits donnent le niveau de remplissage de
la fifo. \\
+\begin{center}
\begin{tabular}{|c|c|c|}
\hline
FL1/FL0 & Tx de remplissage
@@ -290,6 +295,7 @@ la fifo. \\
11 & 75\% < Tx
\\ \hline
\end{tabular}
+\end{center}
\item [FFull] : indique que la pile est pleine. Chaque front montant de ce
bit déclenche l'interruption FifoFullInt
\item [DR] : DataReady. Indique que la fifo n'est plus vide, et donc qu'une
@@ -312,6 +318,7 @@ nom & x & x & x & On/Off & DRIE & FFIE & BdR1 & BdR0
\begin{description}
\item [BdR1/BdR0] : BaudRate1/0. Ces bits paramètrent la vitesse de
transmission. \\
+\begin{center}
\begin{tabular}{|c|c|c|}
\hline
BdR1/BdR0 & Vitessse
@@ -325,6 +332,7 @@ transmission. \\
11 & 115200
\\ \hline
\end{tabular}
+\end{center}
\item [FFIF] : FifoFull-Int-Enable. Active ou non l'interruption FifoFull
(actif à 1)
\item [DRIE] : DataReady-Int-Enable. Active ou non l'interruption